
【計】 inhibit interrupt; masking interrupt
在電子工程與計算機科學領域,"屏蔽中斷"(Maskable Interrupt)指一種可由程式通過特定指令或寄存器設置選擇性忽略或延遲處理的硬件中斷信號。其核心特征在于系統具備中斷屏蔽能力,允許關鍵代碼段(如實時任務)運行時暫時阻斷非緊急中斷響應。以下為詳細解釋:
漢英對照
技術原理
當外設(如鍵盤、定時器)觸發中斷請求(IRQ),處理器檢查中斷屏蔽狀态:
關鍵代碼保護
實時操作系統(RTOS)中,執行高優先級任務(如電機控制)時屏蔽非關鍵中斷(如數據日志),确保任務原子性。
示例代碼(x86彙編):
CLI ; 關閉可屏蔽中斷(Clear Interrupt)
MOV AX, [DATA] ; 執行關鍵操作
STI ; 重新啟用中斷(Set Interrupt)
中斷優先級管理
結合中斷控制器(如8259A PIC),通過屏蔽低優先級中斷實現嵌套中斷處理,避免資源沖突。
特性 | 屏蔽中斷 | 非屏蔽中斷(NMI) |
---|---|---|
響應條件 | 受IMR控制 | 始終立即響應 |
典型應用 | 常規外設通信(UART、ADC) | 硬件故障(内存校驗錯、斷電) |
處理器指令 | CLI/STI(x86) | 無專用屏蔽指令 |
計算機體系結構
Patterson, D.A., & Hennessy, J.L. Computer Organization and Design (5th ed.). Morgan Kaufmann.
鍊接:https://www.elsevier.com/books/computer-organization-and-design/patterson/978-0-12-407726-3
(詳解中斷控制器與屏蔽機制,第3.7章)
嵌入式系統實踐
Labrosse, J.J. Embedded Systems Building Blocks (2nd ed.). CMP Books.
鍊接:https://www.micrium.com/books/embedded-systems-building-blocks/
(RTOS中斷管理策略,第8章)
Intel處理器手冊
Intel® 64 and IA-32 Architectures Software Developer Manuals, Vol. 3A.
鍊接:https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html
(CLI/STI指令規範,第6.8節)
注:以上鍊接經校驗有效(截至2025年7月),可直接訪問權威技術文檔。
“屏蔽中斷”是計算機系統中與中斷處理相關的術語,具體含義和場景如下:
屏蔽中斷指通過軟件或硬件手段,暫時禁止CPU響應某些或全部中斷請求。其核心目的是在執行關鍵代碼時避免被中斷打斷,保障操作的原子性。
CLI
指令關閉中斷、STI
恢複中斷)或中斷控制器(如8259A)設置中斷屏蔽寄存器,選擇性過濾特定中斷源。總結來看,屏蔽中斷是平衡系統實時性與代碼安全性的重要機制,需在關鍵路徑謹慎使用。實際開發中,操作系統和嵌入式系統會通過細粒度控制(如僅屏蔽特定中斷號)來優化性能。
奧芬氨酯巴丙甲巴比妥包鉛不規則裂彈性力大氣物理學二氯化一氯五氨合钴複合開關網絡複合條約高級食用油國際海關稅則出版聯合會裹顱雙頭帶海綿質家俱設備與裝置間斷解接受訊問者靜态儲存冷卻水循環系統流動功名聲難揮發物南歐槲實皮内縫術熱原子化學溶纖維劑乳酸銀三氯化一氯五氨絡鉑實際入口蘇打灰煅燒爐鐵電材料