[電子][計] 門陣列；門數組
Gate array and standard cell are the two major methods.
門陣列和标準單元是兩種主要方法。
A field programmable gate array relates to the technology of integrated circuits.
現場可編程門陣列，涉及集成電路技術。
A gate array is ******r to design but does not allow a high performance implementation.
門陣列在設計上較簡單，但不能完成高性能的操作。
A detailed design method of semi-custom gate array and its result are presented in this paper.
本文詳細地講述了“半客戶”式CMOS門陣列電路的設計過程。
The method was very suitable for hardware implementation based on FPGA (field programmable gate array).
該方法非常適于采用現場可編程門陣列(FPGA)器件的實現。
門陣列（Gate Array）是一種半定制集成電路設計技術，屬于專用集成電路（ASIC）的範疇。其核心結構由預先制造的晶體管和基本邏輯門（如與非門、或非門）排列成規則陣列構成，未連接的金屬層部分留待用戶根據具體需求進行個性化布線，從而實現特定功能電路。這種技術通過将制造流程分為“通用層”和“定制層”兩個階段，顯著縮短了芯片開發周期并降低了成本。
在工程實現中，門陣列芯片包含三個主要層級：（1）矽基闆上的晶體管陣列；（2）可編程互連金屬層；（3）輸入/輸出緩沖單元。工程師通過修改金屬掩模版完成電路連接，相比全定制芯片可節省約60%的設計時間[參考：IEEE《超大規模集成電路系統》期刊]。該技術尤其適用于中等批量生産需求，在通信設備、工業控制器和早期圖形處理器領域得到廣泛應用。
現代半導體技術發展下，門陣列已逐步被現場可編程門陣列（FPGA）和标準單元ASIC取代，但其設計理念仍影響着當今可重構計算架構的發展[參考：Springer《集成電路設計基礎》專著]。權威技術文檔顯示，某些航天級芯片仍采用抗輻射門陣列設計，以滿足特殊環境下的可靠性要求。
“Gate array”是電子工程與計算機科學領域的專業術語，以下是詳細解釋：
如需深入了解FPGA等具體技術，可參考集成電路設計相關的專業資料。
【别人正在浏覽】