埋层；隐埋层
An on-resistance self limitation 2-d model for integrated power devices with buried layer is proposed.
对具有埋层结构的集成大功率器件提出了导通电阻自限制二维模型。
And the voltage resistance layer has double medium buried layers, where an intermediate layer is arranged between them.
本发明耐压层具有双介质埋层，两介质埋层之间设置中间层。
A buried layer (7) is provided as a collector connection area which joins the collector contact (6) to a collector area (14).
埋层(7)作为集电极连接区域提供，用于连接集电极接触(6)和集电极区(14)。
Using the derived amplitude and phase expressions, the experimental data of the three-layer sample are fitted. The thickness of the buried layer in the sample is calculated.
用推导的振幅和位相表达式拟合三层样品的实验数据，并计算出中间层的厚度。
A computer program has been set up to simulate the formation process and final structure of AlN layer on the basis of the formation mechanism of AlN buried layer by ion implantation.
基于离子注入形成A1N埋层的机理，利用计算机程序动态模拟A 1n层的形成过程及终态结构。
在半导体器件制造中，"buried layer"（埋层）指通过掺杂工艺在硅衬底内部形成的特定导电区域。该技术主要应用于双极型晶体管和集成电路，通过高浓度掺杂（如磷或砷）形成低电阻路径，可有效降低集电极串联电阻，提高器件高频特性。
埋层结构通常采用离子注入或扩散工艺实现，其厚度范围在1-3微米之间，掺杂浓度高达10²⁰ atoms/cm³，相较未掺杂硅的电阻率降低约5个数量级。这种结构能优化载流子传输路径，同时为后续外延生长提供隔离界面，防止寄生效应影响器件性能。
在先进CMOS工艺中，埋层技术被拓展应用于射频器件和功率集成电路。例如绝缘体上硅（SOI）技术中的埋氧层，可实现完全的介质隔离，将衬底寄生电容降低至传统结构的10%以下，显著提升芯片工作频率和抗辐射能力。
Buried Layer（埋层/隐埋层）是电子工程和半导体制造中的专业术语，指在基底材料内部形成的隐藏结构层，通常具有特定的电学或物理特性。以下是详细解释：
提示：该术语属于专业领域，具体定义可能因应用场景略有差异。如需更详细的工程参数，建议参考半导体制造手册或集成电路设计资料。
elevatenepenthecost-effectiveborrowingprepaydirectionsdisquietGeronimoMargaretpalmerwormreadyingcome to minddash forwardexperiment onincident rayout fromrosemary oilazaribineborocalcitedermatozoonechocinesiselectroopticsheteromihumuliniglesiasiteisoriboflavinlongshoreManicheeMercaptophosmijakite