
[电子] 分频器
A modulator reduces the quantization error of the frequency divider.
调制器减少该分频器的量化误差。
This paper describes a noise analysis method for a phase switching frequency divider.
介绍了一种相位开关型分频器电路的噪声分析方法。
A high frequency low power divide-by-2 Injection-Locked Frequency Divider is presented.
设计了一个高频低功耗的注入锁定二分频器。
Experiment of fourfold frequency divider proved the feasibility and validity of the method.
四倍分频器电路演化实验结果验证了该方法的可行性与有效性。
A frequency low power divide - by - 2 Injection - Locked frequency Divider (ILFD) is presented.
设计了一个高频低功耗的注入锁定二分频器。
|counter-down/frequency demultiplier;[电子]分频器
Frequency divider(频率分频器)是数字电路与通信系统中的核心组件,其作用是将输入信号的频率按整数比例降低。例如,若输入频率为100 MHz,采用分频系数为2的分频器,则输出频率为50 MHz。其原理基于计数器或触发器对输入脉冲周期进行计数,每达到预设分频系数时输出状态翻转一次。
从技术实现看,常见类型包括:
在通信领域,锁相环(PLL)中的分频器负责将压控振荡器输出频率分频后与参考频率比较,实现精确频率合成(来源:Texas Instruments应用手册AN-550)。现代可编程分频器通过寄存器配置分频系数,支持动态调整,广泛应用于软件定义无线电系统(来源:Analog Devices技术文档)。
关键性能指标包括:
当前研究热点集中在毫米波频段分频器设计,以及采用CMOS工艺实现低功耗宽带分频(来源:IEEE Journal of Solid-State Circuits 2023年刊)。
"Frequency divider"(分频器)是电子工程和信号处理中的常见术语,指一种将输入信号的频率按特定比例降低的电路或装置。以下是详细解释:
分频器通过电路设计将输入信号的频率(如时钟脉冲、载波信号)按整数或分数比例降低。例如,输入频率为100 MHz的二分频器(N=2)会输出50 MHz的信号。
输出频率与输入频率的关系为: $$ F{text{out}} = frac{F{text{in}}}{N} $$ 其中,$N$为分频比。
示例:在无线电接收机中,分频器可将高频信号分频至中频范围,便于后续处理。
【别人正在浏览】