
n. [电子] 倍减器
"Demultiplier"(分频器)是电子工程与信号处理领域中的专业术语,指通过特定电路或算法将输入信号频率按整数比例降低的装置。该术语由前缀"de-"(减少)和"multiplier"(倍频器)组成,体现其功能与倍频器形成互补关系。
在数字电路设计中,分频器通过计数器或触发器实现频率分割。例如,一个二分频器可将100MHz时钟信号转换为50MHz输出信号。这种技术广泛应用于通信系统时钟同步、微处理器时序控制等领域,IEEE标准文件(IEEE Std 1139-2008)详细规定了分频器在频率标准中的应用规范。
国际知名半导体企业德州仪器的《时钟分频器应用指南》(SNLA367B)中明确指出,现代分频器已集成锁相环(PLL)技术,能实现更精确的频率控制,在5G通信基站和卫星导航系统中发挥关键作用。英国工程技术学会(IET)的《电子系统设计手册》记载,分频器最早可追溯至1920年代无线电技术的开发阶段,当时用于长波广播发射机的频率调制。
参考资料
demultiplier 是电子学和计算机科学领域的专业术语,具体含义和用法如下:
/dɪˈmʌltɪplaɪər/
,美式音标为 /dɪˈmʌltɪplaɪər/
。如需更专业的论文或技术文档,可参考来源网页中的学术数据库(如NoteExpress)。
【别人正在浏览】