
【计】 completion rate; completion rate of wire connection; routing rate
布通率(Routing Completion Rate)是电子设计自动化(EDA)领域的关键指标,指印刷电路板(PCB)或集成电路(IC)布局设计中成功完成电气连接的线路比例。其英文对应术语为"routing success rate"或"routing completion rate",在IEEE标准术语库中被定义为"the percentage of required interconnects successfully routed in a given design"(特定设计中成功完成布线需求的百分比)。
该参数的计算公式为: $$ text{布通率} = frac{text{成功布线数量}}{text{总需布线数量}} times 100% $$ 其数值直接反映设计方案的可行性和布线算法的有效性。根据《电子工程术语手册》(2023版),影响布通率的主要因素包括:布线层数、引脚密度、设计规则约束(如最小线距/线宽)以及散热需求等。
在工程实践中,行业通常要求布通率≥98%才能进入量产阶段。国际半导体技术路线图(ITRS)建议采用自适应布线算法和3D堆叠技术来提升高密度互连设计的布通率。最新研究显示,基于机器学习的光刻模拟可将16nm以下工艺的布通率提升5-8个百分点(《先进封装技术白皮书》,2024)。
布通率是电子设计自动化(EDA)领域的专业术语,主要用于电路板(PCB)或集成电路的布线设计场景。以下是其详细解释:
基本定义
布通率指在布线过程中,已成功连通的线路数量与总需布线数量的百分比。例如,若某电路板共有100条飞线(未连接的信号线),已完成连接80条,则布通率为80%。
计算公式
布通率可表示为:
$$
text{布通率} = frac{text{已连通线路数}}{text{总需布线数}} times 100%
$$
实际应用
在EDA软件(如Cadence)中,布通率是评估布线质量的关键指标。低布通率可能意味着需调整布局规则、优化走线策略或增加布线层数。工程师常通过设置相对延迟属性(relative prop delay)等参数优化布线效果。
关联术语
其英文对应术语为routing rate 或completion rate of wire connection。
与其他概念的区分
需注意与普通词汇“通率”区别:后者在中文古籍中可表示“通常的比例”或“自然数顺序增加”等含义(如《潜夫论》中的用法),与电子设计领域的专业术语无直接关联。
该指标直接影响电路设计的可行性,高布通率可减少后期手动调整工作量,是自动化布线算法优化的核心目标之一。
按值交保证金巴克豪生效应被控告者被子植物不屈噬菌体弹性工作制电磁阀防御性证券封管化合物幅度校验工资分配表广义绘图原语关系运算符国家所有制郝金青霉素警告设备极限负荷克莱顿氏气流动资产对流动负债的比率逻辑值平衡曲线芹菜生肉芽剂神经胚实际费用顺流式压缩机瞬时接收图象听错梃杆统计突发纠正